quartus ii 13.0是一款免費(fèi)的PLD設(shè)計(jì)軟件。小編提供的這款安裝程序擁有強(qiáng)大的邏輯編程功能，具備正式版的所有功能特性，歡迎大家來(lái)綠色資源網(wǎng)下載。

功能介紹

1.自動(dòng)定位編譯錯(cuò)誤；

2.高效的期間編程與驗(yàn)證工具；

3.功能強(qiáng)大的邏輯綜合工具；

4.芯片（電路）平面布局連線編輯；

5.定時(shí)/時(shí)序分析與關(guān)鍵路徑延時(shí)分析；

6.完備的電路功能仿真與時(shí)序邏輯仿真工具；

7.使用組合編譯方式可一次完成整體設(shè)計(jì)流程；

8.可使用SignalTap II邏輯分析工具進(jìn)行嵌入式的邏輯分析；

9.能生成第三方eda軟件使用的VHDL網(wǎng)表文件和Verilog網(wǎng)表文件；

10.支持軟件源文件的添加和創(chuàng)建，并將它們鏈接起來(lái)生成編程文件。

軟件特點(diǎn)

1.Altera Quartus II 作為一種可編程邏輯的設(shè)計(jì)環(huán)境， 由于其強(qiáng)大的設(shè)計(jì)能力和直觀易用的接口，越來(lái)越受到數(shù)字系統(tǒng)設(shè)計(jì)者的歡迎。

2.Quartus II提供了完全集成且與電路結(jié)構(gòu)無(wú)關(guān)的開發(fā)包環(huán)境，具有數(shù)字邏輯設(shè)計(jì)的全部特性，包括：可利用原理圖、結(jié)構(gòu)框圖、VerilogHDL、AHDL和VHDL完成電路描述，并將其保存為設(shè)計(jì)實(shí)體文件；芯片（電路）平面布局連線編輯等功能！

Quartus ii簡(jiǎn)介：

Quartus II 是Altera公司的綜合性PLD/FPGA開發(fā)軟件，原理圖、VHDL、VerilogHDL以及AHDL（Altera Hardware 支持Description Language）等多種設(shè)計(jì)輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計(jì)輸入到硬件配置的完整PLD設(shè)計(jì)流程。